目前在做一个视频传输的项目，由分机板传输视频数据给主机板。现在写的分机板上面的程序，传输分为上行和下行，上行接收视频信号向上往主机板发，下行接收控制信号并往下发。我把上行模块写好以后视频能清晰显示，但是加上下行模块之后视频就不清晰了。上下行除了时钟有公用端口意外其他的都不相同。
      时钟为20M，PLL倍频后60M用来传上行，20M用来传下行。现在已经timequest约束了时钟，然后把上行模块用logiclock也约束了。可是依然是加上了下行模块后视频有噪点，而且下行模块不分配物理引脚也是一样产生影响。
      各位能帮忙分析一下下吗？时序或者资源哪里的问题吗，还是其他的问题。