FPGA

FPGA的IO口引入时钟

2020-02-23 10:56发布

站内问答 / FPGA
5136 4 4
你好，请问你个问题，我的FPGA时钟是用普通的IO口引入的，每次编译都出现Illegal LOC on IPAD symbol "clk" or BUFGP symbol "clk_BUFGP"错误呀？我也用input clk /*synthesis syn_nonclockbuf=1*/;这个方法了，还是不好使。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
loushaofeng
2020-02-23 20:10
你用的是xilinx的吧！

一周热门 更多>