FPGA

Virtex6如何输出时钟驱动3.3V的电平？

2020-02-24 20:17发布

站内问答 / FPGA
4629 6 6
本帖最后由 sleepybear 于 2015-7-27 15:24 编辑

...
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
zs198729
2020-02-25 00:21
觉得可以用时钟驱动芯片了，找一些能变电平的时钟驱动芯片，配置好输入和输出电压。只是意见，也想看看有没有更好的建议。

一周热门 更多>