FPGA

Virtex6如何输出时钟驱动3.3V的电平？

2020-02-24 20:17发布

站内问答 / FPGA
4627 6 6
本帖最后由 sleepybear 于 2015-7-27 15:24 编辑

...
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
钻研的鱼
2020-02-25 09:35
1、200Mhz的信号，可以走单端的吗？一般都是差分电平，或者特殊电平，很少是cmos或者TTL。
2、3.3V的IO的VIH最小是2.0V，与2.5V之间还有500mV的余量，可以直接驱动吗？ 这要看芯片具体手册，一般来讲没有问题。
以前做的系统，是用2.5V的芯片驱动3.3V 的fpga，没有问题。
   另外，现在很多电平转换芯片，实际上就是一三极管，延迟很小，可以查查maxim的产品

一周热门 更多>