FPGA

spartan6的mcb使用

2020-02-24 20:21发布

站内问答 / FPGA
12641 9 9
外部ddr2的数据总线是16位，请问mcb中的读、写fifo端口采用多少位？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
wolfskin
2020-02-25 19:28
多谢您的回复！看了一下资料，初始化完成后，calib_done应该为高电平。但在实际测试时，该信号一直为低，fpga输入单端50MHz时钟，PLL_ADV中的CLKOUT0、1、2、3输出时钟分别是100MHz、100MHz、50MHz(用户使用)、100MHz(calibration使用)，感觉PLL_ADV没有错，查了好久，不知道哪里出问题？请教各位！！

一周热门 更多>