FPGA

为什么不能赋值

2020-02-24 20:28发布

站内问答 / FPGA
9337 6 6

  2. parameter  CNT = 25'd9;
  3. reg[3:0] led_r;
  4. //led
  5. //led = 1110
  6. //led = l101
  7. always@(posedge clk or negedge rst_n) begin
  8. if (!rst_n) begin
  9.   led_r <= 4'b1110;
  10. end

  12. else begin
  13.   if (cnt == CNT)
  14.    led_r <= {led_r[2:0],led_r[3]};  
  15. end
  16. end
复制代码为什么在modelsim中led_r的值不是1110，初值为什么不能赋。


QQ截图20131225112235.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
aikimi7
2020-02-25 11:33
完整代码贴出来看看

一周热门 更多>