FPGA

请教位数不同的加法

2020-02-24 20:28发布

站内问答 / FPGA
8090 3 3
1:这样能正常实现加法吗？
reg [31:0] a;
reg [15:0] b;
a <= a +b;

2.这样赋值是赋值给高16位还是低16位呢，另外位数有改变吗
reg [31:0] a;
reg [15:0] b;
a <= b;



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
habc987
2020-02-24 23:48
1： 加法可能产生进位，导致结果出错
2：编译器通常会赋低16位

一周热门 更多>