原来一直以为CPLD不能做成除法，结果这两天做了测试程序，发现cpld做整数的乘除法一点问题没有。
Q9IIl里面就可以直接打*和/，自己另外用循环单独编制了一个单乘和单除的模块，好像比软件自动生成的占用单元少一些。

另外一个问题，就是用cpld加上339做4路AD转换器，思路是通过扫描改变VREF来确定输入电压，
vref通过一个200khz可调占空比的pwm滤波生成，比如占空比是50%的时候滤波后就达到3.3V的一半电压，这个电压给比较器的—in，而被测电压给比较器的+in，这样不断的改变pwm的占空比，一直到比较器跳变，当比较器跳变的时候把占空比的数值锁存就再换算出被测电压，当然这个测量精度和速度不能跟真正的AD转换器比，大家看看这个方法是否有漏洞?