FPGA

V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作

2020-02-24 20:30发布

站内问答 / FPGA
13565 7 7
十分诡异的问题ISE13.2，用手动生成ICON、ILA、VIO单跑DDR2以及接口没有问题。将工程交给客户，客户添加自己的模块，客户使用CDC方式的CHIPSCOPE，将phy_init_done抓出来看结果是不变高不工作。后来去掉CDC和DDR相关的部分DDR就能正常工作。DDR初始化只需要sys_clk 和200M的时钟就能完成，为什么CDC能影响V6的DDR初始化呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
colorjuncn
2020-02-25 14:18
LMQQ 发表于 2013-5-15 23:25
应该是吧，这个我遇到过

请问后来怎么解决的呢？

一周热门 更多>