有做赛灵思的么?请问用IP核做的FIFO复位信号为何不管用?

2020-02-24 20:32发布

本帖最后由 lanpad 于 2013-12-12 15:56 编辑

开发环境是Xilinx ISE 7.1i芯片是SPARTAN3 XC3S400用IP核FIFO generator做个一个异步FIFO,在工作过程中需清空一次,因此加了一个复位信号(复位信号应该是高电平有效,复位信号保持时间芯片手册上没有说,从几十ns到几十毫秒都试过)可是复位后,不知道是没有清空还是什么原因,再次写入时发现FIFO容量变小了设计容量是1024比特,可是写入200或300个us之后FIFO标志 Prog_full就为“1”,导致无法继续写入,不知道是什么原因?复位之前工作正常,每次复位之后就出现FIFO容量变小的情况,写入时钟速率60K,大概只写了200个比特左右,而且每次都不一样,但都达不到我设的门限值。具体设置见附图:


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。