各位大神，我想请教一个问题，是关于FPGA时钟的，现在我们做的项目用到的是Virtex-6的板子，之前是在ISE12.2下编译综合的程序，下到板子里波形时钟各种都很稳定，现在需要搬移到ISE14.2上，程序都是复制粘贴的，和12.2上的没有差别，但是下到板子里很不稳定，最后产生的波形有时好，有时不好。现在发现的问题是ISE14.4下的板子输出的时钟相比于ISE12.2下的时钟波形很差，考虑是时钟模块的问题，ISE12.2的clocking wizard是版本是3.2的，ISE14.4的版本是3.6的，二者的版本不同，各位大神有没有碰到类似的问题，多谢多谢！！！！！