问题一：通过调用example_design里面的SIM文件 能够看到memc_wr_data接口的输出数据位数为512位，但是在程序里面定义的却是64位，这是怎么回事？
memc_wr_data接口的输出数据位数是512还是64？

问题二：通过调用example_design里面的SIM文件，现在我已经看到了app接口进行数据传输时的时序图，现在我想通过自己写testbench对APP接口进行仿真，输出我想让它输出的数据。
我用过的方法一：直接对mig_7series_v1_7添加verilog test fixture，在里面输入测试激励，通过在ise里面点击simulate behavioral进行仿真但是我发现根本没有输出，我想原因可能是这种方法没有添加ddr3 model的原因。

我用过的方法二：直接对traffic_gen_top部分进行修改，然后直接通过在modelsim里面调用example_design文件夹里面的do文件进行仿真，但是我发现此方法修改起来比较难。

请问大家是怎么对app接口写入测试激励文件进行仿真的，实验室里面就我自己研究这个，没个商量的人，只能在这里请教大家了。