FPGA

SPARTAN-6 MCB关于同步的问题

2020-02-24 20:35发布

站内问答 / FPGA
9123 20 20
用DDR2做视频帧存，当使用同一个时钟读写时，视频输出及声音都没问题。同一份代码，读时钟换了一个，输出就会出问题，也就是同步没做好，哪里出问题了呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
zhuxinyu2008
2020-02-26 05:47
ococ 发表于 2013-11-25 16:38
1.DDR2操作时钟与视频输出时钟是否处理正确？
2.帧读取是否完整。帧缓存内有几帧图像数据？ ...

1. 系统中用到了两个时钟clk0和clk1，clk0是提取自输入的原始视频的时钟，clk1是最终视频输出的时钟。MCB每个端口都有数据fifo，写端口的fifo，写入时钟为clk0；读端口的fifo，读出时钟为clk1。fifo和ddr2之间的时钟为4clk1。额。。。。不知道我讲清楚了吗？有问题吗？
2.一开始只存一帧，不考虑追赶问题，现在考虑追赶，存了3帧

一周热门 更多>