FPGA

syplify综合

2020-02-24 20:39发布

站内问答 / FPGA
7060 2 2
用symplify综合后，时序报告会有slack为负值的情况 但是用quartus自带工具就不会有，怎么回事？如何解决谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
mhanchen
2020-02-24 20:50
两个报告中的路径对比一下，工具的综合和布局布线算法不同结果就有可能不同，仔细分析一下，不一定都是问题

一周热门 更多>