FPGA

求助：结构体中使用signal和variable最后综合有什么区别呢

2020-02-24 20:40发布

站内问答 / FPGA
6732 3 3
谢谢了
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
EDAbuffalo
2020-02-25 00:28
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>