FPGA

用DDR3的mig仿真问题

2020-02-24 20:40发布

站内问答 / FPGA
1593 3 3
我在把.v文件都加在工程里面时，signal_split_i文件前面是问号，请问是不是我添加工程的方法错了，还是其他的原因。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
zy_kpp
2020-02-25 02:18
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>