FPGA

cyclone IV ddr2问题

2020-02-27 21:08发布

站内问答 / FPGA
9265 8 8
设计了一块板子，用qsys搭了一个ddr2，时钟速率为166.667，ddr2宽度为16bit
故理论速率上限为83*64Mbps
但是，实际测下来写只有理论10%，读只有理论的2%
但是，读写数据都是正确的，就是速率太慢，被waitrequest 阻塞的比较多，请问问题出在哪
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
蓝色风暴@FPGA
2020-02-28 00:13
一般读写效率为理论上的70%，你这就太少了，不要在qsys里面用，有可能其他模块太多，单独在quartus里面用

一周热门 更多>