FPGA

门控时钟

2020-02-27 21:10发布

站内问答 / FPGA
4957 20 20
一直看到大家说设计的时候，尽量不要使用门控时钟但是一直搞不清楚什么叫门控时钟
或者，代码怎么写会引入门控时钟

比如说，主时钟现在是100M，现在需要一个25M的时钟
如果，直接使用100M 采用计数器进行4 分频得到的25M的时钟
这个分频得到的25M时钟是不是就是一个门控时钟

谢谢！:)
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
hawksabre
2020-02-29 20:12
在ASIC中利用此来减少功耗，因为功耗主要消耗在MOS的翻转上了，门控时钟的输出，有一段时间不翻转不变化，减少了功耗；但在FPGA中，由于时钟走专用的网络等原因将导致诸多问题，如门控时钟可能会有毛刺，skew和jitter，以及时序分析等等很多问题。因此，在FPGA设计中，应尽量避免使用门控时钟。

一周热门 更多>