XILINX的AXI DATAMOVER IP CORE的问题

2020-02-27 21:12发布

最近需要使用AXI DATAMOVER IP CORE,有几个问题没有搞清楚,请教各位大侠:
(1)AXI DATAMOVER有BASIC和FULL两种配置,BASIC的特性文档pg022_axi_datamover中有介绍,但是FULL的特性没有介绍,BASIC如下:
• No breakup of transfers into smaller bursts.(对于FULL配置,是不是一次大的数据传输可以分割为多次小的传输???
• 4K byte boundaries are not monitored.
• Automatic transfer splitting at an AXI 4K address boundary is not supported.(对于FULL配置,是不是一次突发读写穿越4K边界的时候,可以自动被分割为两次读写???例如:从4000起始地址开始突发读取100字节,由于穿越了4K(4096)边界,所以分割为两次读取,一次读取4000到4095地址的内容,第二次读取4096到4099地址的内容???
(2)BASIC不支持数据重对齐传输,如下:
No DRE support.
是不是FULL支持,也就是说,可以从任意地址开始读写???例如,对于32bit的数据宽度,通常读取数据的地址为0x0, 0x4, 0x8,如果支持重新对齐传输,是不是可以读取0x1,0x5这样的地址???原文描述如下:
If the DRE is enabled, data reads can start from any Buffer Address byte offset, and the read
data is aligned such that the first byte read is the first valid byte out on the AXI4-Stream.

如果哪位大侠用过AXI DATAMOVER,还有什么注意事项请告知,多谢
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。