FPGA

如何取通信时钟的最佳周期，来进行通信？

2020-02-27 21:13发布

站内问答 / FPGA
7784 11 11
我实验板有个12864的液晶屏，通信模式是SPI，就CS、A0、SCL、SI四根线。实验板的例子采用了1US的SCL时钟周期。但是我看器件手册这种模式下，SCL最小的周期是50ns，所以我疑惑，为什么实验例子采用1US，因为它实验说明书没有说明原因，所以在这里请教大家，怎样来设计这个通信时钟周期呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
11条回答
zhang-sb23
2020-02-28 02:44
还有一个问题，前几天我做I2C通信实验，根据它标准模式的速率100Kbit/s，我设置了SCL是10US周期，我在产生一个停止信号后，再过一个时钟周期，才让状态回到IDLE状态。写操作正常，但是读操作，我多次按读按键时，数码管会显示读到了一些别的值，但是再按一次，又读到写进去的值。因为手上没工具，所以我疑惑这些值怎么得来的？后来我修改了SCL的时钟周期为12.5US，后来再进行多次按读键时，取数据又稳定了，没再读到别的值。想问，当写完操作或读完操作，需要延时么？延时多久合适呢？

一周热门 更多>