FPGA

万能的超级X-man，有问题求助！

2020-02-27 21:14发布

站内问答 / FPGA
5593 14 14
本帖最后由 lelee007 于 2010-12-20 14:43 编辑

DDR3的IP，MAP的时候报错，如下：

ERROR:Place:1333 - Following IOB's that have input/output programming are locked
   to the bank 1 that does not support such values
   IO Standard: Name = LVDS_25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR =
   BIDIR, DRIVE_STR = NR
   List of locked IOB's:
           verify_mcb3_dram_dqs
           verify_mcb3_dram_udqs
           verify_mcb3_dram_udqs_n
           verify_mcb3_dram_dqs_n

应该是我的这批接口被锁在bank1了，但是bank1不支持“Name = LVDS_25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR =
   BIDIR, DRIVE_STR = NR”这种IO标准，是不？

直接在ISE里边点开ERROR的solutions，说的是个类似的问题，但是是bank0和bank2的故事，而且指明是软件版本的问题，换12.1可以解决。我没有12.1，换了12.3，报的错依然是这样的，很是纳闷

IP是用CORE GENERATOR生成的，UCF文件不应该有问题的哦，可是...........

现在还在研究UG381，还没研究出眉目来

求教X版了
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
14条回答
SuperX-man
2020-02-27 23:30
万能不敢当,仅仅只是尽力帮忙而已.

小版认为可能和你生成IP的向导中的选项有关系.

在MIG的设置向导中涉及到引脚分配的问题,会让你选择分布在哪些bank中.需要根据你当初选择的芯片和实际要求来做,每个bank的电压是分别独立的,如果引脚不在同一bank下的话,需要在UCF中根据你的原理图来调整.

一周热门 更多>