读写FPGA FIFO问题?

2020-02-27 21:15发布

用quartus自带的FIFO,怎么读写数据,用的异步FIFO,rdclk和wrclk分别接到各自的时钟上,写数据的时候先将数据放到data上,然后将wrreq变高一个时钟周期,这样就可以写一个数进去,读数据的时候将rdreq置高一个时钟周期,这样就q线上就会出现要读的数据,不知道这样理解对不对?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。