FPGA

Vreilog 的sourceinsight 插件

2020-02-27 21:18发布

站内问答 / FPGA
10814 5 5
对于习惯用sourceinsight的朋友们，更喜欢用它来看代码，今天从网上荡了一个verilog的插件。下面是使用方法。

在source insight加入扩展包*.clf的方法：/ V8 A! K; g- a+ n0 y
1、以前的版本请删除options－》preferences－》languages－》delete－》verilog hdl
2、options－》preferences－》languages－》import－》*.clf
3、document options－》add type：" T. e# V$ c/ ~! k* ]4 Q# G
   document type：verilog
file filter：*.v5 h5 l, q3 _; b; _& x
   language：verilog hdl v1.1.2" A% v4 j* ^5 `1 z' v5 K
   选中：symbol window
4、ok！




友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
kdurant
2020-02-28 05:27
ultraedit是多么烂的东西，哎

一周热门 更多>