高手们是怎么使用并行思想去设计模块的?

2020-02-28 18:18发布

最近正在学习通信协议方面的知识,因为用的是黑金开发板,发现其提供的教程很多是基于“彷顺序操作”,就是通过建立多个使能信号来进行多个模块的调用的。但是之前学习verilog教程的书籍时,觉得调用都应该使用状态机为主。所以后面看这个什么彷顺序操作,总感觉到心里怪怪的,但是想从网上找些通信协议优秀的例子或样板,又很难找到,想自己编写了,因为以前就没做过协议通信的实验,所以一下子又找不到方法。所以想请教下高手或者有过项目的经验的大神们,怎么用verilog并行语法的特点,去把那些单片机实现的通信协议,给转换过来?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。