FPGA

LVCMOS25的问题

2020-02-28 18:20发布

站内问答 / FPGA
5310 4 4
xilinx的芯片如果IO被配置成LVCMOS25，输出的时候肯定是高电平2.5V，这样即便对方是3.3V标准的一般也能检测。如果对方给的3.3V高电平的信号，FPGA肯定能查询到高电平。但是这样会不会损坏FPGA的IO口呢？还是没问题呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
雪夜虫子
2020-02-28 22:01
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>