FPGA

计数器为什么会错位

2020-02-28 18:24发布

站内问答 / FPGA
13258 5 5
counter是计数器，时钟上升沿计数一次
为什么这样一个语句 if counter>=2 and counter<=4then
                              x<=0;
                            else x<=1;
用modelsim仿真后，波形显示是当计数器counter为3、4、5时x为0，其他时候为1，而不是想要的当counter为2、3、4时x为0，其他时候为1
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
EDAbuffalo
2020-02-28 23:52
你判断counter值的时候肯定是在时钟沿判的，

一周热门 更多>