FPGA

Quartusii中使用了SignalTap后，仿真无法进行

2020-02-28 18:30发布

站内问答 / FPGA
5803 20 20
最近使用Quartusii进行项目设计，刚开始用Modelsim仿真使用的很好，自从使用了SignalTap后，仿真就无法进行了；最后将工程中的文件拷贝出来从新建了一个工程，什么都没有改变，又可以仿真了，但是原来的工程还是无法进行仿真；不知道是不是SignalTap的影响。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
luooove
2020-03-01 05:45
这个问题我也遇到过。我发现是signal TAP 中设置管脚的时候的设置错误。将它定死了。不能接到外面。具体是怎么调整因为这个电脑没有安装软件，记不太得了。注意在设置测试管脚的时候，会跳出一个对话框让你选择是否把它固定死（大概是这个意思）。选否就好了

一周热门 更多>