FPGA

仿真很重要

2020-02-28 18:31发布

站内问答 / FPGA
8106 20 20
以前用Veriolg写程序，都是小程序，写完编译没错误后就直接下载到系统板上调试；现在做的这个，控制的信号比较多，虽然编译没有错误，但是要是不通过仿真观察各个信号是否满足时序要就，就直接下载的到系统板上调试，很难发现错误；要是仿真时序上没有什么错误，一般程序就没的问题了，通过这次项目，真心感觉仿真很重要。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
CY0904030105
2020-03-01 12:12
shiyinjita 发表于 2013-7-11 19:51
写个脚本语言，就可以了

例如我这有clk,rst_n,rden，rdaddr，wren，wraddr，我不想让rden，rdaddr在波形中出现，应该怎么操作了，谢谢指导。

一周热门 更多>