FPGA

源时钟和目的时钟为什么相差一个clock？

2020-02-28 18:32发布

站内问答 / FPGA
3921 14 14
时钟 目的.jpg

source clock  和 destination clock 为啥相差一个clock ？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
14条回答
cuianbin
2020-02-29 06:41
难道是我理解有问题？

一周热门 更多>