FPGA

使用verilog或设计一个80 port

2020-02-28 18:33发布

站内问答 / FPGA
10223 13 13
虚心求教，学习一下，请指点我一下

使用LPC bus实现一个80 port debug 功能.当LED显示00时，电脑屏幕上显示start；
LED显示0A时，屏幕显示memory；当LED显示2E时，屏幕显示monitor；
当显示6E时，屏幕显示done；
编写测试模块，并给出仿真波形。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
13条回答
lzyzhh
2020-02-28 20:23
我刚刚学习verilog语言不久，不知道怎么下手，请指点一下我，多谢啊

一周热门 更多>