FPGA

终于明白寄存器的CE端真正的作用了

2020-02-28 18:37发布

站内问答 / FPGA
6248 10 10
同步设计中，CE端就是给你做低速时钟用的。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
aceice
2020-02-29 15:16
GoldSunMonkey 发表于 2013-7-2 22:47
以前不推荐始能时钟，现在仿佛有推荐开了。

用分频时钟即使不考虑布局布线，时钟抖动等问题，输出还是要进行同步化处理。
我记得以前用cycloneii做使能时钟，是不会使用寄存器的CE端，而是多了些逻辑

一周热门 更多>