为什么有些LDO的输出去耦电容不能使用低ESR的？

2019-03-26 19:24发布

站内问答 / 电源技术
8606 13 1404
如题，这个问题困扰了lz很久，度娘也找不到相关答案，特来求助，请各位大大指教！
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
13条回答
freedom_lq
2019-03-27 19:54
看到楼主的帖子，想起来最近碰到的一个关于LDO的问题，也拿来和大家讨论一下吧。
我用SPX3819-1.8V型号的LDO带了一个FPGA芯片的数字电源。稳压芯片的负载能力是500mA，但是FPGA的电流很小（不到5mA）。通过FPGA采样回来的AD转换数据，也就是前面模拟电路的直流工作点上，叠加了一个100mV左右的3kHz左右的噪声。

一周热门 更多>

相关问题