本帖最后由 sky19455 于 2017-7-26 20:30 编辑

大家好，我使用的 PCB 设计软体是 Altium Designer 17。
我遇到的问题是，有些核心板底层绝缘不良，于是希望我的PCB在特定区域禁止自动布线时放置 via，因为 via 有盖油但绝缘不理想。

我的PCB是双面版，钻孔对是顶面--底面
尝试过用禁止布线区，但我希望可以布线，只是不放 via
也试过在 M2 层放一些 Fill 代表禁止放置 via 的区域，用设计规则挡掉，但不起作用，猜测是因为没有跟 via 在同一层，所以间距设置无效
用不含文字的 Text ，设定好大小，放在顶层也无效

试过上面的方法，但是在该区域还是会被放上 via
想询问有没有其他的方法，谢谢
此帖出自小平头技术问答