逻辑芯片的上电IO状态？

2019-03-27 10:09发布

站内问答 / 电路设计
13912 5 1540
       近来在一个板子上用到一系列的逻辑芯片，如74HC14，74LVC4245等，在使用的时候没有问题，设计的功能正常，由于板子用于控制很多的输出端口和继电器，所以发现一个问题。
       74LVC4245控制光耦隔离，然后控制继电器，每次上电的时候的继电器都会有瞬间的闭合，这个问题应该是4245在上电的时候端口出线瞬间的高电平，这个问题应该也是正常的，只是有个疑惑，逻辑芯片的上电状态是否会有规律，或者是否会跟内部的逻辑方式有关。
       上电状态在很多的MCU或者FPGA等的期间上都有介绍和设置说明，但逻辑芯片感觉说明书都没有介绍，或者是否这个是一个不定的偶发事情？
       又经验的多多交流。
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
gs001588
2019-03-27 13:59
< 本帖最后由 gs001588 于 2017-2-5 23:15 编辑

74LVC4245是COMS器件，COMS器件是电压型的，输入在上电或悬空时容易受干扰。所以一般建议把输入加上下拉，让输入处于一个相对稳定的状态。一般有控输入管脚的，也可以控使能端，或方向端。
你都能听到继电器响了，可见持续时间已经比较长了。好点的继电器动作时间小于5ms，一般的可能会超过20ms吧。

一周热门 更多>

相关问题