生成PCB时access violation at address in module是怎么回事？-huaiqiao的回答

生成PCB时access violation at address in module是怎么回事？

2019-03-27 10:17发布

画完原理图，导入PCB时出现access violation at address in module。已经知道问题应该出在自己画的数码管的元件原理图和封装上，因为把数码管删掉就可以成功导入了，但是感觉也没画错原理图和封装，画的方法和之前一样的，为什么偏偏这次不行呢？求解答求解答

附的图是我画的
此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

2条回答

2019-03-27 13:28

< 如果经常碰到这样的问题，可以考虑换软件的版本，我曾经出现过，换了软件的版本就好了。