在一般的推挽电路中为什么考虑电路负载时常用容性负载,而不是阻性或感性?

2019-03-27 11:21发布

问题如图所示 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
12条回答
陌上青烟
2019-03-28 13:13
maychang 发表于 2014-12-2 15:32
刚刚才弄清楚,你说的是CMOS数字电路。
CMOS数字电路的输出通常是下一级数字电路,下一级如果也是CMOS数字电路的话,因为CMOS输入端是MOS管的门极,其输入特性就是电容性的,所以考虑负载时把下一级输入简化成一个电容(不过也没有0.1uF那么大,通常每个门10pF上下,至多几十pF)。
但若下一级是TTL数字电路,则其输入特性并不是电容性,而是电阻性居多。不过现在TTL数字电路已经很少使用,COMS工艺芯片占绝大多数。
多谢指导。

一周热门 更多>