wang222221 发表于 2019-1-16 11:25
这个设计挑战性很大啊。180MHz 的处理器做 1MSPS 采样率，每个采样你只有 180 个机器周期的响应时间，基本上如果要维持采样率 CPU 就不能介入；就算换成 H7 每个采样 216 个指令周期也还是够呛。由于 AD 芯片对 CS 的要求，想不要 CPU 介入都有点难。我的建议是尝试一下看看能不能一次性配置好然后只靠定时器产生触发事件， ...

能用FPGA采的话，就非常简单了。
我FPGA直接采过4路SPI接口的18位AD，1M的AD。FPGA状态机采样及SPI传输，转换的数据存到4个寄存器，传输完成给个标志位。STM32并行读取FPGA输出寄存器。