wang222221 发表于 2019-1-16 11:49
我觉得这么做都恐怕会有点慢，还不如在 FPGA 里面做个 bus matrix，FPGA 一方面不断地维持 1MSPS 读采样，存到挂着的采样存储器里面，并且判断触发中断条件；另一方面允许处理器随时过来读数据。采样存储器用 FPGA 外挂 LPDDR3 或 GDDR5。 ...

如果不是为了记录数据，我觉的可以在FPGA上做一些前级的处理