请问STM32引脚捕获高/低电平时间,什么范围算高电平和低电平?

2019-07-14 14:51发布

用的是STM32F103ZE芯片,最近有一个项目需要捕获到每100ms的高电平时间或者低电平时间,理应上检测上升到0.7Vdd=2.31V时, 才认为是高电平的的信号来了,开始计时。  再者,理应上检测下降到0.3Vdd=0.99V时,才认为是低电平的信号来了,才开始计时。 是这样吗?

但是我用信号发生器,输出0~1.5V的脉冲波,检测的高电平时间是跟0~2.31V的脉冲波一样的,低电平检测亦然。是否芯片认为的高电平和低电平的范围都在1.5V左右,而不是0.7Vdd和0.3Vdd?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
bgvywerq
2019-07-15 10:57
jfuwre 发表于 2019-1-2 09:38
首先0.7Vdd和0.3Vdd是官方给的电器特性,换句话说就是,0.7Vdd和0.3Vdd绝对OK,有保证,那么第一点首先肯定是有保留,有可能是0。5Vd各一半,高于就识别为高,低于就识别为低。。。。当然,也可能存在未知识别,就是有时候识别为高,有时候为低,但是0.7Vdd和0.3Vdd是绝对正确。。。。不知道你懂否。。。 ...

理解你的说法,谢谢

一周热门 更多>