NXP

KL25在设置UART0和UART1的时候有什么不同点呢？

2019-07-15 17:27发布

站内问答 / NXP MCU
17500 6 993
Freesclae KL25黑 {MOD}的那块开发板，用UART0可以实现DMA方式的发送，但是UART1不行，请问在设置UART0和UART1的时候有什么不同点呢？

下面是代码，请大神帮忙看一下

  1. //====================UART初始化===============================
  2. if (COM1==comX)
  3.         {
  4. #ifndef USE_UART1_DMA_FT
  5.             ASSERT(0);
  6. #endif            
  7.             // Enable Uart1 Clock
  8.             SIM_SCGC4 |= SIM_SCGC4_UART1_MASK;
  9.             SIM_SCGC5 |= SIM_SCGC5_PORTE_MASK;
  10.             
  11.             if (PTE0 == UART1_TX_PORT)
  12.             {// Enable the UART_TXD function on PTE0
  13.                 PORTE_PCR0 = PORT_PCR_MUX(0x3);
  14.             }
  15.             if (PTE1 == UART1_RX_PORT)
  16.             {// Enable the UART_RXD function on PTE1
  17.                 PORTE_PCR1 = PORT_PCR_MUX(0x3);
  18.             }
  19.         }
  20.         else
  21.         {
  22. #ifndef USE_UART2_DMA_FT
  23.             ASSERT(0);
  24. #endif            
  25.             // Enable Uart2 Clock
  26.             SIM_SCGC4 |= SIM_SCGC4_UART2_MASK;
  27.             SIM_SCGC5 |= SIM_SCGC5_PORTD_MASK;
  28.             
  29.             if (PTD3 == UART2_TX_PORT)
  30.             {// Enable the UART_TXD function on PTD3
  31.                 PORTD_PCR3 = PORT_PCR_MUX(0x3);
  32.             }
  33.             if (PTD2 == UART2_RX_PORT)
  34.             {// Enable the UART_RXD function on PTD2
  35.                 PORTD_PCR2 = PORT_PCR_MUX(0x3);
  36.             }
  37.         }

  39.         // Diable Uart1 Tx Rx
  40.         UART_C2_REG(m_uart_arr[comX]) &= ~(UART_C2_TE_MASK | UART_C2_RE_MASK);
  41.         // Configure the uart for 8-bit mode, no parity
  42.         UART_C1_REG(m_uart_arr[comX]) = 0x00;

  44.         // Baundrate setting
  45.         l_sbr = (uint16_t)((periph_clk_khz*1000)/(boundRate * 16));
  46.         l_temp = UART_BDH_REG(m_uart_arr[comX]) & ~(UART_BDH_SBR(0x1F));
  47.         UART_BDH_REG(m_uart_arr[comX]) = l_temp |  UART_BDH_SBR(((l_sbr & 0x1F00) >> 8));
  48.         UART_BDL_REG(m_uart_arr[comX]) = (uint8_t)(l_sbr & UART_BDL_SBR_MASK);
  49.         
  50.         // Enable RX,IDLE Interrupt
  51.         UART_C2_REG(m_uart_arr[comX]) |= UART_C2_ILIE_MASK | UART_C2_RIE_MASK;
  52.         // Enable Uart1 DMA
  53.         UART_C4_REG(m_uart_arr[comX]) |= UART_C4_TDMAS_MASK;
  54.         enable_irq(UART0SE_irq_no+comX);
  55.         // Enable Tx & Rx
  56.         UART_C2_REG(m_uart_arr[comX]) |= (UART_C2_TE_MASK | UART_C2_RE_MASK);
  57. //====================UART初始化===============================

  59. //====================DMA初始化===============================
  60. static void dma_init(Uart_Com_Typedef comX)
  61. {
  62.     ASSERT(IS_UART_COM(comX));

  64.     // Enable dma clock
  65.     SIM_SCGC6 |= SIM_SCGC6_DMAMUX_MASK;
  66.     SIM_SCGC7 |= SIM_SCGC7_DMA_MASK;
  67.     // Config DMA Mux for UART operation
  68.     // Disable DMA Mux channel
  69.     DMAMUX_CHCFG_REG(DMAMUX0_BASE_PTR, comX) &= ~DMAMUX_CHCFG_ENBL_MASK;
  70.       
  71.     // Clear pending errors and/or the done bit
  72.     if (((DMA_DSR_BCR_REG(DMA_BASE_PTR, comX) & DMA_DSR_BCR_DONE_MASK) == DMA_DSR_BCR_DONE_MASK)
  73.        || ((DMA_DSR_BCR_REG(DMA_BASE_PTR, comX) & DMA_DSR_BCR_BES_MASK) == DMA_DSR_BCR_BES_MASK)
  74.        || ((DMA_DSR_BCR_REG(DMA_BASE_PTR, comX) & DMA_DSR_BCR_BED_MASK) == DMA_DSR_BCR_BED_MASK)
  75.        || ((DMA_DSR_BCR_REG(DMA_BASE_PTR, comX) & DMA_DSR_BCR_CE_MASK) == DMA_DSR_BCR_CE_MASK))
  76.     {
  77.         DMA_DSR_BCR_REG(DMA_BASE_PTR, comX) |= DMA_DSR_BCR_DONE_MASK;
  78.     }

  80.     // Clear Source size and Destination size fields.  
  81.     DMA_DCR_REG(DMA_BASE_PTR,comX) &= ~(DMA_DCR_SSIZE_MASK
  82.                 | DMA_DCR_DSIZE_MASK
  83.                 );

  85.     // Set DMA as follows:
  86.     //     Source size is byte size
  87.     //     Destination size is byte size
  88.     //     D_REQ cleared automatically by hardware
  89.     //     Destination address will be incremented after each transfer
  90.     //     Cycle Steal mode
  91.     //     External Requests are enabled
  92.     //     Asynchronous DMA requests are enabled.
  93.     //     Enable DMA Interrupt
  94.     DMA_DCR_REG(DMA_BASE_PTR,comX)|= (
  95.                  DMA_DCR_SSIZE(1)
  96.                | DMA_DCR_DSIZE(1)
  97.                | DMA_DCR_SINC_MASK
  98.                | DMA_DCR_CS_MASK
  99.           //     | DMA_DCR_ERQ_MASK
  100.                | DMA_DCR_EINT_MASK
  101.                );
  102.    
  103.     // Set destination Address (this is the UARTx_D register)
  104.     if (COM0==comX)
  105.     {
  106.         DMA_DAR_REG(DMA_BASE_PTR,comX) = UART0_D_ADDRESS;
  107.     }
  108.     else if (COM1==comX)
  109.     {
  110.         DMA_DAR_REG(DMA_BASE_PTR,comX) = UART1_D_ADDRESS;
  111.     }
  112.     else
  113.     {
  114.         DMA_DAR_REG(DMA_BASE_PTR,comX) = UART2_D_ADDRESS;
  115.     }

  117.     // Set source address
  118.     DMA_SAR_REG(DMA_BASE_PTR,comX) = (uint32_t)&(m_uart_tx_buf[comX][0]);

  120.     // Select the DMA Channel Source  
  121.     DMAMUX_CHCFG_REG(DMAMUX0_BASE_PTR,comX) = 0x03+2*comX;
  122.     DMAMUX_CHCFG_REG(DMAMUX0_BASE_PTR,comX) |= DMAMUX_CHCFG_ENBL_MASK;

  124.     // Enable DMA interrupt
  125.     enable_irq(DMA0_irq_no+comX);
  126. }
  127. //=================DMA初始化==================================

  129. //=================发送==============================
  130. uint8_t uart_send_data(Uart_Com_Typedef comX, uint8_t *pData, uint32_t len)
  131. {
  132.     uint32_t i=0;
  133.    
  134.     ASSERT(IS_UART_COM(comX) && pData && len>0 && len<UART_TXBUF_SIZE);

  136.     m_transmit_complete_flag[comX] = 0;

  138.     // Set BCR to know how many bytes to transfer
  139.     DMA_DSR_BCR(comX) = DMA_DSR_BCR_BCR(len);

  141.     memset(m_uart_tx_buf[comX], 0x00, sizeof(m_uart_tx_buf[comX]));
  142.     memcpy(m_uart_tx_buf[comX], pData, len);

  144.     // Enables the DMA channel
  145.     //DMAMUX_CHCFG_REG(DMAMUX0_BASE_PTR, comX) |= DMAMUX_CHCFG_ENBL_MASK;
  146.     DMA_DCR_REG(DMA_BASE_PTR,comX) |= DMA_DCR_ERQ_MASK;

  148.     while (i++<0xffffff && !m_transmit_complete_flag[comX]);

  150.     if (m_transmit_complete_flag[comX])
  151.     {
  152.         return len;
  153.     }
  154.    
  155.     return 0;
  156. }
  157. //==========================================================

  159. //================DMA中断======================================
  160. void DMA1_IRQHandler(void)
  161. {
  162.     // Clear pending errors or the done bit
  163.     if (((DMA_DSR_BCR1 & DMA_DSR_BCR_DONE_MASK) == DMA_DSR_BCR_DONE_MASK)
  164.        || ((DMA_DSR_BCR1 & DMA_DSR_BCR_BES_MASK) == DMA_DSR_BCR_BES_MASK)
  165.        || ((DMA_DSR_BCR1 & DMA_DSR_BCR_BED_MASK) == DMA_DSR_BCR_BED_MASK)
  166.        || ((DMA_DSR_BCR1 & DMA_DSR_BCR_CE_MASK) == DMA_DSR_BCR_CE_MASK))
  167.     {
  168.         // Enable DMA1
  169.         DMA_DCR_REG(DMA_BASE_PTR,COM1) &= ~DMA_DCR_ERQ_MASK;
  170.         // Set source address
  171.         DMA_SAR_REG(DMA_BASE_PTR,COM1) = (uint32_t)&(m_uart_tx_buf[COM1][0]);
  172.         DMA_DSR_BCR1 |= DMA_DSR_BCR_DONE_MASK;
  173.     }
  174.    
  175.     // Set transmit ok flag
  176.     m_transmit_complete_flag[COM1] = 1;
  177. }
复制代码


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
LY0206
2019-07-15 17:33
需要将UART1的发送中断也开启了，详解Uart1_C4寄存器的配置TDMAS的配置。

D7（TDMAS）—发送器DMA选择。如果TIE①被置位，TDMAS将配置发送数据寄存器空标志位（TDRE②)来形成中断或者DMA请求。说明：如果UART_C2[TIE]被清零，那TDRE DMA和TDRE中断信号在TDRE标志置位时无效，并且无视TDMAS的状态。如果TIE和TDMAS同时被置位，然后UART_C2[TCIE]必须被清零。并且UART_D在服务一个DMA请求时不能被写入。TDMAS=0，如果TIE和TDRE标志位被置位，TDRE中断信号触发中断服务例程；TDMAS=1，如果TIE被置位而且TDRE标志位被置位，TDRE DMA请求信号将会请求一个DMA传输器。

一周热门 更多>