FPGA

请问如何通过改变不同的计数初值，来使计数器产生进位输出，产生不同的周期信号

2019-07-15 20:35发布

站内问答 / FPGA
10550 2 1434
具体设计看图，大概就是通过改变不同的计数初值，来使计数器产生进位输出，产生不同的周期信号。使用VHDL语言。
IMG_20190411_145414.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
雪大大11
2019-07-15 23:24
建议可以看下一些频率相关的VHDL例程 比如频率计一类的 最佳答案

一周热门 更多>