FPGA

FPGA时钟问题

2019-07-15 20:36发布

站内问答 / FPGA
2906 3 1537
想问下各位大佬，FPGA外部接上晶振后，到底是怎么生成时钟的，又是怎么使用这个时钟的？如果没有外部晶振，内部可以自发的产生时钟吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
默華
2019-07-15 22:15
看你选用的是什么震荡器，生成时钟的原理都不太一样~
如果你选用的是有缘晶振的话，直接输入进FPGA即可，放置脚位要去读IC的datasheet，会有相关的说明
内部产生的时钟，目前有些CPLD都有做相关的IP，ex. altera max系列，lattice LCMX02系列 等等。

一周热门 更多>