FPGA

CYCLONE IV FPGA想用JTAG口编程FLASH，提问关于MSEL的BANK区为1.8V时的配置问题

2019-07-15 20:37发布

站内问答 / FPGA
4084 2 1117
CYCLONE IV FPGA 想用JTAG口编程FLASH，MSEL所在BANK被用于DDR，IO电压为1.8V，手册的配置方案表中AS模式的配置电压标准没有1.8V。
是否可以理解成在JTAG方式下（桥接AS接口）编程FLASH（下载.jic文件）时，MSEL这几个配置引脚直接拉低就可以，不需要配置成AS模式？谢谢大家！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
fhj920535793
2019-07-15 22:59
一般拉低就行

一周热门 更多>