难说是什么原因，楼主说的不够详细。如果PCB设计软件等长控制不计入过孔深度，那么存储器FPGA同面反而容易出问题。pads layout和router就是这种不计过孔深度的软件，所以我做DDR3、DDR4设计总是尽量把存储器放在另一面，这样等长计算表格会简化不少，地址、控制、命令总线走线换层只要做到往深层单向换层就可以不必考虑过孔深度。许多情况下，FPGA内部时间误差需要用PCB导线配齐，不知楼主的等长控制是否参照了FPGA资料计入了内部时基误差。