FPGA

400M时钟时序问题

2019-07-15 20:48发布

站内问答 / FPGA
4953 4 1447
时序.png
FPGA是spartan6
简单的累加，用modesim后仿真，为什么在109220ps的时候会出现一小段cnt=3的情况，理论上应该从1变到2才对；代码如下 时钟400M
reg [3:0]cnt;
always@(posedgeclk_100m or negedge rst_n)
begin
  if(!rst_n)begin
     cnt <= 4'd0;
   data_out <= 4'd0;
end
else begin
   if(cnt< 4'd10)
    cnt <= cnt + 1'b1;
  else
       cnt <= cnt;
    end
end

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
HUANGYEZHIYING
2019-07-15 22:44
仿真看得不是很懂，cnt怎么没有和时钟对齐呢

一周热门 更多>