专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
流水线设计提高数据处理有没有办法保证数据不丢失?
2019-07-15 20:50
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4402
2
1571
请教一个问题:假设
FPGA
在一个同步信号(假设10kHz)的控制下,对一个高速ADC采样,在同步信号的高电平采样,同时开始数据处理,但是数据处理需要2个同步信号周期才能处理完数据。有没有办法保证数据不丢失?
据说流水线可以实现,但是本人对流水线只知道个大概,实际运用还是有点摸不着头脑。因为每个周期有几千个数据,是不是用FIFO多级延迟??
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
2条回答
小胖不帅
2019-07-15 21:59
是否考虑使用乒乓操作来处理数据。首先实例化两个数据处理模块,第一个周期将采到的数据输入到第一个实例化数据处理模块,第二个周期将采到的数据输入到第二个实例化数据处理模块;第三个周期的时候,第一个实例化数据处理模块将数据已经处理完毕,将此时采到的数据在输入到第一个实例化数据处理模块,第四个周期的时候,第二个实例化数据处理模块将数据也处理完毕,将此时采到的数据在输入到第二个实例化数据处理模块。
加载中...
查看其它2个回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>