FPGA

流水线设计提高数据处理有没有办法保证数据不丢失？

2019-07-15 20:50发布

站内问答 / FPGA
4403 2 1571
请教一个问题：假设FPGA在一个同步信号（假设10kHz）的控制下，对一个高速ADC采样，在同步信号的高电平采样，同时开始数据处理，但是数据处理需要2个同步信号周期才能处理完数据。有没有办法保证数据不丢失？
据说流水线可以实现，但是本人对流水线只知道个大概，实际运用还是有点摸不着头脑。因为每个周期有几千个数据，是不是用FIFO多级延迟？？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
小胖不帅
2019-07-16 03:28
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>