FPGA

用vivado 综合实现完以后，wns和tns都负的过大。有没有具体的方法找到问题然后修改？

2019-07-15 20:57发布

站内问答 / FPGA
5725 2 1060
用vivado 综合实现完以后，wns和tns都负的过大。有没有具体的方法找到问题然后修改（网上查的都好概括，不止如何修改。）
本主题由 ElecFans王岑 于 2018-5-28 16:30 添加图标 推荐
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
davidle
2019-07-15 21:23
你这个条件给的也好概括，具体哪些路径有问题。相关路径时钟域的约束是否合适。时序收敛还是需要具体问题具体分析。

一周热门 更多>