FPGA

IS61WV5128BLL 这个SRAM读写能否到10ns以内？

2019-07-15 20:57发布

站内问答 / FPGA
2049 1 1611
Cyclon IV FPGA做个信号采集转换的电路，加了个IS61WV5128BLL的ram，按手册FPGA用50MHz（20ns）读写RAM正常，但换到100MHz时钟时就出现读出的数据是上个地址写入的数据，手册上貌似这个RAM是可以10ns读写的啊。。。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
匪石吾心
2019-07-16 01:40
检查下走线等长

一周热门 更多>