FPGA

用FPGA实现SPWM，对于其中的ROM的CLOCK端口如何使用？

2019-07-15 21:02发布

站内问答 / FPGA
9564 2 1102
SPWM
图中用rom来存储正弦波的mif文件，还有一个三角波模块，然后看了资料说是通过计数器来产生取控制rom中正弦波数据的地址，来改变正弦频率。这里我用一个分屏模块实现，但是对于这多出的rom的clock端口怎么用就不明白了，如果也是借clk那么前面分频模块的clk又会有什么影响呢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
ranli
2019-07-16 00:16
这三个应该是同一个时钟信号

一周热门 更多>